ECK31-T13SA1MN2M Fabriqué en Chine. Basé sur la conception Allwinner T113-S. Carte mère T113-S avec de nombreuses fonctions d'entrée/sortie. Compatible Linux et QT.
[Modèle de processeur]：T113-S3
[Fréquence du processeur]：1,2 GHz
[Capacité mémoire]：128 MB
[Capacité de stockage]：256 MB
[Size]：35*29*3 mm
[Introduction]：La carte mère EKB31-T13SA d'EBITE est conçue avec précision autour du processeur multicœur hétérogène Allwinner série T113-S. Fabriquée entièrement en Chine, cette carte mère industrielle embarquée, à faible coût, basse consommation et hautes performances, offre une fiabilité élevée et une grande fiabilité. Elle utilise des connexions à trous estampés et trouve de nombreuses applications dans le contrôle industriel, les interfaces homme-machine (IHM), l'Internet des objets (IoT) et d'autres domaines.
Magasin officiel| Function | quantity | Function Description |
| CPU | 1 | T113-S3 or T113M4020DC0； Dual-core ARM Cortex-A7@1.2GHz； RISC-V CPU（T113-S3 not support）； HiFi4 DSP； |
| MEM | 1 | T113-S3 SIP DDR3 128MB or T113M4020DC0 SIP DDR3 256MB； |
| FLASH | 1 | 8GB eMMC / 256MB SPI NAND FLASH on board are optional; |
| Video Output | 1 | RGB interface with DE/SYNC mode, up to 1920 x 1080@60fps； serial RGB/dummy RGB interface, up to 800 x 480@60fps； LVDS interface with dual link, up to 1920 x 1080@60fps； LVDS interface with single link, up to 1366 x 768@60fps； 4 lane MIPI DSI, up to 1920 x 1200@60fps； i8080 interface, up to 800 x 480@60fps； BT 656 interface for NTSC and PAL； |
| Video Input | 1 | 8 bit digital camera interface，Maximum pixel clock of 148.5 MHz； |
| 2 channel CVBS input and 1 channel CVBS decoder； | ||
| Audio Codec | 1 | One stereo headphone output: HPOUTL/R； One differential microphone input: MICIN3P/3N； One stereo LINE IN input : LINEINL/R； One stereo FM IN input : FMINL/R； |
| I2S/PCM | 1 | I2S/PCM interfaces (I2S2) ； |
| DMIC | 1 | maximum 8 digital PDM microphones, sample rate from 8 kHz to 48 kHz； |
| OWA | 1 | OWA TX, Compliance with S/PDIF interface； |
| SMHC | 1 | The SMHC0 controls the devices that comply with the protocol Secure Digital Memory (SD mem version3.0)； |
| USB DRD | 1 | USB 2.0 DRD (USB0), with integrated USB 2.0 analog PHY； |
| USB HOST | 1 | USB 2.0 HOST (USB1), wit h integrated USB 2.0 analog PHY； |
| Carry | 1 | 10/100/1000 Mbit/s Ethernet(MAC+PHY) port with Media Dependent Interface(MDI)； |
| UART | 6 | Compatible with industry standard 16450/16550 UARTs, Speed up to 4 Mbit/s； |
| SPI | 1 | Supports SPI mode and display bus inter face (DBI) mode； SPI mode Master/slave configurable； DBI mode Maximum resolution of RGB666 240 x 320@30Hz； |
| TWI(I2C) | 4 | Compliant with I2C bus standard, up to 400 kbit/s, supports master mode or slave mode； |
| CIR_RX | 1 | CIR_RX interface, Sample clock up to 1 MHz； |
| CIR_TX | 1 | CIR_TX interface； |
| PWM | 8 | Supports PWM channels or capture input； Various duty cycle: 0% to 100%； Output frequency range: 0 to 24 MHz or 100 MHz； |
| GPADC | 1 | Successive approximation register (SAR) analog to digital converter (ADC)； 12 bit sampling resolution and 8 bit precision； Maximum sampling frequency up to 1 MHz； |
| TPADC | 4 | Supports 4 wire resistive touch panel input detection； 12 bit SAR type A/D converter； Configurable sample frequency up to 1 MHz； |
| LEDC | 1 | LEDC is used to control the external intelligent control LED lamp； Maximum 1024 LEDs serial connect； LED data transfer rate up to 800 kbit/s； |
| CAN | 2 | Supports the CAN 2.0A and 2.0B protocol specification； |
| JTAG | 3 | ARM、RISC-V 、HiFi4 DSP JTAG； |
| GPIO | 50 | Supports GPIO，Supports Interrupt input； |